第二章 第4小节和第5小节

2.4 8086工作模式

8086系统可以有最小模式和最大模式两种系统配置方式。

一、 最小模式系统（MN/ MX引脚接+5V电源）

特点：系统规模较小，在配置上仅包含一个8086 CPU，并不配备数值运算协处理器或输入/输出协处理器；所使用的存储器芯片数量有限；整体构成一个小型单处理机系统结构

地址总线由AD0~AD15，A16/ S3 ~A19/ S6通过8282或74LS373锁存器构成；

数据总线直接由AD0~AD15构成（也可加总线驱动8286或74LS245）；

通过CPU的控制线路实现总线管理，在系统的整体架构中实现了对总线资源的有效优化配置。通过优化设计将系统中的总线控制逻辑电路降至最低水平。

地址锁存器和数据总线收发器作用

三片锁存器芯片**（用于实现地址数据信息的分离）**

常用锁存器芯片有：74LS373、741LS273、Intel 8282和8283****等。

两片总线收发器芯片（用于增强总线的负载能力）

常用的总线收发器芯片有：74LS245、Intel 8286和8287****等。

数据总线缓冲器74LS244和****74LS245

74LS 245 双向数据总线缓冲器

图2.12 74LS245的逻辑功能和引脚图

74LS373的逻辑功能图和真值表：

2. 5 8086CPU时序

一. 指令周期、总线周期、时钟周期

**指令周期（Instruction Cycle)：**执行一条指令所需要的时间。（一个指令周期由一个或若干个总线周期组成）

总线周期（Bus Cycle）：CPU执行存储器或I/O端口单次操作所需的时间。（每个总线周期包含四个特定的状态）

Clock Cycle: The reciprocal of the clock rate serves as the central processing unit's timing reference (T state); (for instance, an 8086 processor operating at 5 megahertz has a clock cycle duration of 200 nanoseconds).

一个总线周期通常由四个T单元构成。其中T1负责输出地址；**T2和 T3负责传送数据。若存储器或外部设备运行较慢，则建议插入等待周期 **Tw用于处理延迟情况。

如果在完成一个总线周期后没有立即运行下个... 即当前总线上无数据传输操作... 此时系统进入空闲状态... 则进入空闲周期阶段

二. 几种基本时序

8086处于T3状态下的前缘采样 READY 线中存在一个特性：一旦检测到该线处于低电平，则应在T3周期结束后插入一个 Tw 状态；随后，在每一个 Tw 周期内的前缘采样 READY 线中仅当检测到高电平时，在 Tw 结束后才会进入 T4 周期