《炬丰科技-半导体工艺》硅氮化物蚀刻

书籍：《炬丰科技-半导体工艺》
文章：硅氮化物蚀刻
编号：JFKJ-21-493
作者：炬丰科技

介绍
在45纳米节点之前，CMOS晶体管制造只需少量氮化硅蚀刻操作即可实现浅沟槽隔离工艺。而最新工艺则需要更多次氮化硅蚀刻操作来利用其作为硬掩模生成图案或局部应力场：例如SPT（应力邻近技术）或SMT（应力记忆技术）。H3PO4展现出对氧化硅材料的巨大刻蚀选择性优势。然而，在回收浸入式批处理工具中仍可找到其应用痕迹，尽管存在批内及批间颗粒与金属间的混合污染问题。为此正在探索多种替代方案：包括化学配方优化、单晶片制造技术改进以及等离子液相处理方法开发等途径以期达到高效生产同时降低成本的目标。为克服交叉污染问题的同时，在性能上与高产率且成本较低的H3PO4湿处理系统竞争还有很长的路要走。最后一种工艺依赖于高度稀释且温度较高的HF处理方法但由于SiN层生长速率较低此方案至今仍未得到工业界广泛应用但它非常适合仅需小量SiN层深度去除的应用场景。

该工艺具有良好的实验基础

结果和讨论

相较于超稀释HF这一新型试剂而言，在实际应用中再生磷酸存在诸多局限性：首先会引发晶圆间的交叉污染现象：包括金属污染物以及由冲洗效果不佳导致的缩合磷酸盐缺陷其次还会产生微粒状污染物进而对整个生产流程造成干扰

SiN 软掩模图案化：
在该方案中的第二个应用主要依赖于水溶性蚀刻技术用于SiN图案化。受限于材料回收效率和高温膨胀特性,磷酸并不适用于此类应用。尽管存在低温H3PO4配方（编号10）的相关应用,但其局限性在于SiN蚀刻速率以及抗腐蚀剂的有效性能显著降低。LPCVD SiN沉积工艺则主要应用于薄层热氧化硅基底,并通过后续氧化等离子体处理生成1纳米厚的氧化硅层,从而保护光刻操作免受干扰的关键步骤。实际上,缺乏这种薄氧化物覆盖层会导致胺类物质在紫外光曝光过程中从SiN基底浸出,并在局部阻碍抗腐蚀剂显影所需酸性环境的形成,从而产生所谓的抗腐蚀剂基脚缺陷。为此,我们采用了一种均匀涂覆235纳米厚且具有248纳米波长深紫外光刻胶的技术,以精确定义最小抗腐蚀剂宽度为200纳米的图案区域。

结论

推荐采用热性且超浓缩的HF溶液作为H3PO4的替代品。该方法适用于SiN薄膜蚀刻工艺，在有或无抗腐蚀剂的情况下均可应用。它显著减少了原料消耗的同时大大降低了潜在环境污染风险，并且能够在不影响加工表面质量的前提下大幅提升了整体清洁效率。此外该方案还展现出与抗腐蚀剂更好的兼容性这一显著优势。然而其主要缺陷包括晶圆内部均匀性不足以及单晶圆切割速度较低的问题可以通过在单个晶圆平台上开发这种工艺来克服。具体而言通过引入加压工艺可有效提高硅氮键水解反应速率从而改善切削性能进而实现对各向异性特性的有效调节以满足软掩模制造的需求