Aurora 8B/10B IP核介绍 —— Xilinx 技术文档Pg046

目录

1 概述

2 功能模块

3 性能

3.1 传输延迟

3.2 数据吞吐量

4、接口描述

4.1 User Interface（用户接口）

4.2 Framing Interface（帧接口）

4.3 Streaming Interface（流接口）

4.4 Flow Control（流控制接口）

4.5 Native Flow Control（本地流量控制）

4.6 Current State, Management, and Communication Interface（当前状态、管理以及通信界面）

4.7 CRC校验

5 复位和关闭功能（Reset and Power Down）

6 使用加扰和解扰（Using the Scrambler/Descrambler）

7 使用CRC（Using CRC）

8 热插拔逻辑（Hot-Plug Logic）

9 时钟补偿（Clock Compensation）

10 使用小端支持（Using Little Endian Support）

参考文献

---

1 概述

该IP核与用户接口之间遵循AXI4-Stream协议，并利用ZYNQ SOC架构、A7处理器 Family 产品线、K7 FPGA Family 产品线等以及 UltraScale 和 UltraScale Plus 系列 FPGA 的高性能收发器（high-performance serial transceivers）来实现。主要特点：

• 通用数据通道吞吐量480 Mb/s ~ 84.48 Gb/s；
• 支持多达 16 个连续绑定的 7 系列 GTX/GTH、UltraScale™ GTH 或 UltraScale+™ GTH 收发器以及多达 4 个连续绑定的 GTP 收发器；
• Aurora 8B/10B协议规范与V2.3兼容；
• 较低的资源消耗；
• 具有基于framing、streaming以及flow control的AXI4-Sream接口，对用户友好；
• 自动初始化和维护通道；
• 支持全双工或单工；
• 支持16位加扰/消扰；
• 支持对16位或32位的用户数据进行CRC 校验；
• 支持热插拔；
• 可配置的DRP/INT时钟，以及支持差分和单端的时钟输入；

Aurora 8B/10B核心（图1-1）是一种具有良好扩展性和低功耗设计的链路层协议；它主要应用于需要实现高速率的数据传输技术，并且能够通过单个或多个收发器在设备间建立高效的数据通信通道

Aurora 8B/10B核心能够自动生成新通道并即时启动连接过程，并采用灵活的方式或选择性地将数据传输至对方。

frame具有任意大小，在任何时间都可以被中断；在有效数据字节之间自动填充空闲空间,从而实现锁定状态并避免过强的电磁干扰. Flow control 可用于调节输入数据速率或传输短小但重要信息的数据流. data streaming表现为连续不断的单个帧.

在无数据状态下维持空闲状态以维持链路平衡。该IP核通过8B/10B编码规则来检测单比特或多项比特错误。当出现过多比特错误、链路断开或设备故障时，该IP核会自动复位并重新初始化通道。

该IP核可以应用在芯片级内部通信、板间通信以及背板连接通信。

2 功能模块

功能模块包括：

Lane Logic :该模块通过实例化独立的Transmitter and Receiver Units驱动每个GTP, GTX或GTH收发器,并对所有相关的编码与解码过程以及error detection进行管理

• Global Logic：负责通道初始化与绑定过程，并同时生成用于Aurora协议运行所需的随机空闲字符；实时监控各相关Processing Element（PE）模块的错误信息。
• RX User Interface：提供用于与用户交互的数据接收端口。
• TX User Interface：不仅提供用于与用户交互的数据发送端口，在数据传输过程中同步发送时钟补偿编码（CC）。

3 性能

3.1 传输延迟

该Aurora 8B/10B IP核的延迟源于协议引擎（PE）以及收发器管道延迟。随着AXI4-Stream接口宽度增加而出现的变化是由协议引擎（PE）导致的。受所选收发器特性和属性影响的是收发器 delay.

如图2-2所示的数据路径延迟可以通过功能仿真测试获得从s_axi_tx_tvalid到m_axi_rx_tvalid的时间值。其中使用2字节帧时最小延迟达到37个user_clk周期；而采用4字节帧时最小延迟则提升至41个user_clk周期（如图2-3所示）。

3.2 数据吞吐量

Aurora 8B/10B IP核的数据传输效率受接收-发送器数量及传输速率的影响。整体传输速率为480 Mb/s至84.48 Gb/s；每条线路的传输速率为0.5 Gb/s至6.6 Gb/s。

4、接口描述

4.1 User Interface（用户接口）

4.2 Framing Interface（帧接口）

4.3 Streaming Interface（流接口）

4.4 Flow Control（流控制接口）

4.5 Native Flow Control（本地流量控制）

4.6 状态、控制以及接收发送端接口

4.7 CRC校验

5 复位和关闭功能（Reset and Power Down）

6 使用加扰和解扰（Using the Scrambler/Descrambler）

7 使用CRC（Using CRC）

8 热插拔逻辑（Hot-Plug Logic）

9 时钟补偿（Clock Compensation）

10 使用小端支持（Using Little Endian Support）

参考文献

[1] AMD Xilinx。Aurora 8B/10B LogiCORE IP Product Guide v11.1. 2022