【Aurora 8B/10B IP(1)--初步了解】

Aurora 8B/10B IP(1)–初步了解

1 Aurora 8b/10b IP的基本状态：

    •通用数据通道吞吐量范围从480 Mb/s到84.48 Gb/s
    •支持多达16个连续粘合7GTX/GTH系列、UltraScale™ GTH或UltraScale+™ GTH收发器和4绑定GTP收发器
    •Aurora 8B/10B协议规范v2.3顺从的
    •资源成本低（请参阅资源利用率）
    •易于使用的AXI4基于流的框架（或流）和流控制接口
    •自动初始化和维护频道
    •全双工或单工操作
    •16位加法加扰器/解扰器
    •16位或32位循环冗余检查（CRC）用于用户数据
    •热插拔逻辑
    •可配置DRP/INIT时钟
    •用于GTREFCLK和核心INIT_CLK
    
    
      
      
      
      
      
      
      
      
      
      
      
      
    
    代码解读

2 概述

Aurora 8B/10B方案（图1-1）是一种适用于高速数据传输的可扩展且轻量化的链路层机制。该方案具有开放且灵活的特点，基于XilinxFPGA技术实现。它广泛应用于对低复杂度、低成本且传输速度快的信道需求进行支持，并支持单个或多个收发器在设备间进行数据传输。

基于Aurora 8B/10B内核，该解决方案凭借其低功耗资源消耗、高吞吐量的可扩展性以及灵活的数据接口，能够适用于多种应用场景。其核心应用领域包括：

芯片到芯片的连接：采用高速串行总线替代芯片间的并行总线，可大幅降低PCB上所需的线宽和层数。该核心支持使用GTP、GTX和GTH收发器所需功能，且FPGA资源成本最低。

主要采用8B/10B编码方案，支持多种现有的电缆和背板硬件标准。Aurora 8B/10B内核能够灵活调整线路速率和信道宽度，支持在高性能系统中使用传统硬件设备。

单工连接（单向）：Aurora协议提供了执行单向信道初始化的替代方案，从而使得即使在没有反向信道的情况下，也可以利用GTP、GTX和GTH收发器进行通信。这一方法不仅简化了系统设计，还有效降低了因未使用全双工资源而产生的成本。

3 IP说明

**通道逻辑（lane Logic）：**每一个GTP、GTX或GTH收发器（即为收发器）均由通道逻辑模块的一个实例来驱动，该模块启动每个单独的收发器的初始化过程，并负责处理控制字符的编码与解码，同时进行错误检测。
**全局逻辑(Global Logic)：**全局逻辑模块负责执行通道初始化的绑定与验证阶段。在操作过程中，该模块生成Aurora协议所需的随机空闲字符，并持续监控所有通道逻辑模块的错误情况。
**AXI4 Stream RX用户界面（RX User Interface）：**该用户界面将数据从通道传递给应用程序，并执行流式控制功能。
**AXI4 Stream TX用户界面（TX User Interface）：**该用户界面将数据从应用程序传输至通道，并执行流量控制功能。内核内部集成有标准时钟补偿模块，该模块负责周期性传输CC字符。

4 传输延时

数据传输路径：

在功能模拟实验中，该四字节成帧设计的最低延迟值为41个user_clk周期，具体数值为从s_axi_tx_tvalid到m_axi_rx_tvalid这一时序范围内的最小延迟。

5 吞吐量（Throughput）

Aurora 8B/10B核心吞吐量受收发器数量和目标线路速率的影响。两种设计的吞吐量范围分别在0.4 Gb/s至84.48 Gb/s之间。基于Aurora 8B/10B协议编码的20%开销，结合0.5 Gb/s至6.6 Gb/s的线路速率范围来计算吞吐量。