揭秘ADC时间交错技术，快来get~

时间交错技术可通过多个相同的 ADC 实现（尽管本文仅探讨了 ADC 的特性，但这些原理同样适用于 DAC），并在每个单独数据转换器工作采样速率的基础上提高处理常规采样数据序列的速度。简而言之，在时分复用技术中将 M 个完全相同的 ADC 并联构成时间交错阵列组成了时分交错（IL）系统。
如图 1 所示，在这种架构下可以获得更高的净采样速率 fs（其中采样周期 Ts = 1/fs）。值得注意的是，在阵列中每个 ADC 实际上是以较低的速率进行采样与转换的（即 fs/M）。举个例子来说，在时分交错排列四个每位/每秒 hundred MSPS 的 ADC 理论上可以实现每位/每秒 four hundred MSPS 的输出性能。

图1. M次交错的n位ADC阵列每一个ADC的采样速率为fs/M，得到的时间交错ADC采样速率为fs。M = 4的时钟方案示例在该图下半部分显示。

为了更好地理解 IL 原理，图 1 中一个模拟输入 VIN (t) 以 M 个 ADC 进行采样，其结果为组合数字输出数据序列 DOUT。ADC1 最先采样 VIN (t0) 并开始将其转换为n位数字信号。Ts 秒后，ADC2 将采样 VIN (t0+Ts) 并开始将其转换为n位数字信号。接着，Ts 秒后，ADC3 将采样 VIN (t0 +2Ts)，以此类推。ADCM 完成 VIN (t0 +(M-1)×Ts) 采样后，开始下一个采样周期，并从 ADC1 采样 VIN (t0 +M×Ts) 开始，依次进行下去。

由于ADC顺序输出n位数据且输出顺序与刚才描述的采样操作顺序一致，这些数字n位字由同一张图右侧的解复用器所采集。这里获取的是重新组合的数据输出序列 DOUT (t0 + L)，DOUT (t0 +L + Ts)，DOUT (t0 + L + 2Ts)，... 。L 表示每一个单独ADC的固定转换时间，而该重新组合的数据序列是一个 n 位数据序列，采样速率为 fs。因此，虽然各个ADC（通常称为“通道”）为 n 位 ADC 且采样速率为 fs/M，但整体等于采样速率为 fs的单个 n 位 ADC，而我们将其称为时间交错 ADC（与通道相区别）。输入本质上是分隔开的，并由阵列中的 ADC 单独处理，然后在输出端连续重组，以便构成输入 VIN 的高数据速率表示 DOUT。

这种强大的技术在实际使用时存在一些难题。一个重要的问题是来自通道的M数据流经过数字组装后重构原始输入信号 VIN 。如果我们看一下频谱 DOUT；除了看到 VIN 的数字信号以及模数转换引入的失真，我们还将看到额外的和大量的杂散成分，称为“交错杂散”（或简称为 IL 杂散）；IL 杂散既没有多项式类型失真的签名——比如较高次信号谐波（2次，3次，等等）——也没有量化或 DNL 误差签名。IL 伪像可视为时域固定码噪声的一种形式，由通道中的模拟损害引起，因为在交错过程中采用分隔转换信号进行调制并出现在最终的数字化输出 DOUT。

让我们分析一个简单的示例，了解可能会发生什么情况。考虑频率 fIN 下正弦输入 VIN 的双路交错 ADC 情况。假定 ADC1 具有增益 G1，ADC2 具有差分增益 G2。在这种双路 IL ADC中，ADC1 和 ADC2 将交替采样 VIN。因此，如果 ADC1 转换偶数样本，而 ADC2 转换奇数样本，则所有 DOUT 偶数数据的幅度都将由 G1设置，而所有 DOUT 奇数数据的幅度都将由G2设置。然后，DOUT 不仅包含 VIN，还包括一些多项式失真，但它受到 G1 和G2 的交替放大，就好像我们采用频率为 fs/2 的方波对 VIN 进行幅度调制。这样做会引入更多杂散成分。特别地，DOUT 在 fs/2 – fIN 频率处会包含“增益杂散”；并且不幸的是，该杂散的频率会跟踪输入fIN，且位于交错 ADC 的第一奈奎斯特频段内（即在 fs/2 内），而在所有其它奈奎斯特频段内也会存在混叠。该交错杂散的功率/幅度取决于两个增益 G1和G2 之间的净差。换言之，它取决于增益误差失配。而最终，它取决于输入 VIN 自身的幅度。

如果输入并非简单正弦波，而是真实应用中的全频带限幅信号，那么“增益杂散”就不只是干扰音了，而是频带限幅输入信号自身的完整调节镜像，出现在奈奎斯特频段内。这在一定程度上抵消了交错带来的带宽增加的优势。

虽然上例中我们仅考虑了通道间的增益误差失配，其它损害也会引起交错杂散。**失调失配（通道失调之间的差）引起固定频率的信号音（“失调杂散”），功率与失调失配成正比。**当某些通道比预定顺序更早或更晚采样某位时，便发生采样时间偏斜 。它会引入“时间杂散”，其频率与增益杂散全一致（并叠加同样的幅度），但功率会随着 fIN 的增加以及输入幅度的增加而不断加强 。各通道之间的带宽失配会引入更多的杂散成分，频率取决于 fIN，并且正如时间杂散，杂散功率不仅随着输入幅度，而且还会随着fIN自身而逐步增加。再次强调，无论何种情况，输出频谱下降的程度并不取决于通道损害的绝对值（失调、增益、时序、频段），而是取决于通道之间的相对失配或通道之差。

虽然时间交错的基本技术存在已有几十年，但IL可在何种程度上保持最小化则将其过去的适用性限制于低分辨率转换器。然而，最近在通道失配校准方面以及抑制残留IL杂散成分方面的进步已经可以实现全集成、极高速、12/14/16 位 IL ADC。

这种情况下，我们需要对交错进行分类。我们一般将两个交错通道称为“乒乓”工作。然后，当我们描述较少通道数的情况（比如 3 通道至4通道），以及大量通道的情况时（比如超过 4 个通道，通常达到 8 个或更多），我们还区分了“轻度交错”和“重度交错”。

乒乓（双路）交错

当我们只是交错两个通道以便使采样速率翻倍时，我们将其称为“乒乓”，如图 2 (a) 中的框图所示。这是一种最简单的情况，它有一些有趣和有用的特性。这种情况下，在交错ADC的第一奈奎斯特频段内，交错杂散位于直流、fs/2 和 fs/2 – fIN 处。因此，如果输入信号VIN是一个对中至fIN的窄带信号——如图 2 (b) 中的第一奈奎斯特输出频谱所示——交错杂散包含直流处的失调杂散、fs/2 处的另一个失调失配杂散以及对中至 fs/2 – fIN 的增益和时序杂散镜像，看上去就像输入自身的一个放大复制版本。

图2展示了三种不同的窄带输入信号频谱情况：(a)乒乓方案；(b)窄带输入信号位于fs/4以下；(c)输入信号位于fs/4与奈奎斯特频率fs/2之间

当输入信号VIN(f)完全处于0至fs/4的范围（如图2(b)所示）时

当窄带信号位于第一奈奎斯特频段的上半部分（如图2(c)所示）

基于无通道失配校正的乒乓方案的一个实例及其交错杂散现象如图3所示。在此案例中两个双通道型14位1GSPSADC AD9680模块通过交替应用正弦波的方式进行采样操作从而生成一个综合的数据流输出序列其采样速率为2GSPS。当我们考察该方案在第一奈奎斯特频段的频谱特性频率范围从直流到1GHz时观察到当输入频率为400MHz时在此频段左侧呈现明显的主信号特征同时在fs/2减去fIN即为2GHz减去400MHz等于600MHz的位置上检测到较强的增益或时序失配引起的杂散信号此外由于各通道自身的失真以及其他相关因素的影响还会出现一系列较低水平的干扰信号但这些干扰均未超过-90dB线

图3. 乒乓方案的2 GSPS输出数据组合频谱，采用两个AD9680在1 GSPS时钟下获取，采样相移为180°。

更高次交错

当具有两个以上通道时，上文所说的频率规划就不那么实用了。我们无法将交错杂散的位置限定在奈奎斯特频段的某一小部分。比如考虑四路交错 ADC 的情况，如图 4(a) 所示。此时，失调失配会提高直流、fs/4 和 fs/2 时的信号音，而增益和时序交错镜像位于fs/4 – fIN、fs/4 + fIN和fs/2 – fIN。交错 ADC 输出频谱的一个示例请参见图 4 (b)。很明显，除非输入位于fs/8以内的带宽之内，否则无论 fIN 的位置如何，输入都会与部分交错杂散重叠，并且如果输入是一个极端窄带信号，那么我们不应当尝试使用宽带交错 ADC将其数字化。

在这种情况下，我们需要最大程度降低 IL 杂散功率，以便获得完整的奈奎斯特频谱和更干净的频谱。为了达到这个目的，我们使用校准技术来补偿通道间失配。校正失配的影响后，最终的 IL 杂散功率会下降。SFDR 和 SNR 都会得益于该杂散功率的下降。

补偿方法受限于失配可测量并最终校正的精度。除了校准所能达到的水平外，为了进一步抑制残留杂散，还可间歇性随机打乱通道输入采样的顺序。这样做之后，前面讨论的由于未校准失配而产生的转换输入信号调制效果将从固定码噪声转换为伪随机噪声。因此，IL音和干扰周期码转换为伪随机噪声类成分，并叠加至转换器量化噪底而消失，或者至少将干扰杂散镜像和信号音加以扩散。此时，与 IL 杂散成分有关的功率叠加至噪底功率。因此，虽然改善了失真，但 SNR 可能下降，下降量为 IL 杂散功率加上噪声。SNDR (SINAD) 基本上没有变化，因为它由失真、噪声和随机化组成；它只是将IL贡献因素从一个成分（失真）转移到另一个成分（噪声）。

图4. (a)四路交错ADC(b)对应显示交错杂散的第一奈奎斯特输出频谱

交错 ADC 的示例

AD9625 是一个12位/2.5GSPS 三路交错 ADC。对三个通道之间的失配进行校准，以便最大程度减少交错杂散。图 5(a) 所示是一个输入接近 1 GHz的输出频谱示例。在该频谱中，除了约为 1 GHz的输入音外，还可以看到通道在 500 MHz 附近存在 2 次和 3 次谐波失真，并在基频处存在 4 次谐波失真。交错失配校准可大幅降低交错杂散的功耗，并且在整个频谱中可以看到大量的额外残留的较小杂散音。

为了进一步减少这些残留杂散成分，引入了通道随机化。加入了第四个校准通道，然后将四个通道变为三路交错，并通过间歇性将交错通道与第四个更换，实现随机改变顺序。这就好比人们可以像耍杂技那样将三根柱子投向空中，然后每一次都更换第四根。这样做之后，可使残留交错杂散功率随机化，然后扩散到噪底。如图 5(b) 所示，经过通道随机化之后，交错杂散几乎消失了，而噪声功率却只略为增加，因而 SNR 降低 2dB。当然，需要注意的是，虽然图 5(b) 中的第二个频谱比失真音远为干净，但随机无法影响 2 次、3 次 和4 次谐波，因为这些谐波不是交错杂散。

图5展示了AD9625的输出频谱，在时钟频率为2.5 GHz的情况下输入信号接近1 GHz。
(a)该系统采用顺序排列的三路交错配置；测得信噪比达到60 dBFS（dB per frame segment），相位失真比为72 dBc（decibels below carrier），其中主要影响来自于3次谐波分量，在3.0 GHz附近呈现明显的干扰信号；然而，在整个频谱范围内仍可见显著的交错干扰。
(b)通过引入随机通道排列的方式进行改进后；信噪比降至约58 dBFS（dB per frame segment），而相位失真比依然由3次谐波分量主导（72 dBc）；这种改进方法通过将能量分散至噪声底端有效地消除了原有的交错干扰问题。
采用随机排列通道策略的另一种交错型ADC示例如图6所示；在此方案中使用的是四路交错配置（4×16位/310 MSPS）的AD9652芯片。实验结果表明该系统能够清晰地抑制干扰分量；这些主要干扰信号位于预期频率位置上，并且其功率显著高于二次和三次谐波分量；同时系统还能够有效限制无干扰动态范围至约-57 dBc水平。

图6. AD9652的输出频谱，时钟为 fs=310 MHz，采用fIN ~70 MHz的正弦输入。此时，未施加通道校准和随机化。2次(HD2)和混叠3次(HD3)谐波分别在大约140 MHz和100 MHz处可见。交错(IL)杂散同样可见。这些是直流、fs/2（图中的OS2）以及fs/4（图中的OS4）处的失调音。另外，增益（时序）杂散可见于fs /2-fIN（图中的GS2）、fs /4+fIN（图中的GS4+）以及fs /4- fIN（图中的GS4-）。此图中的SNR查询人为变差了，因为部分杂散成分和噪声功率混在了一起。

然而，如果同样的 ADC 经过前景校准以便减少通道失配，那么交错杂散功率将会大幅下降，如图7所示。与上例中的情况类似，通道谐波失真不受影响，但通过通道失配校准大幅降低了交错杂散功率。

图7展示了同一个AD9652的输出频谱，在使用了相同的输入信号后，并经过校准处理后显示四个通道之间的失配程度得到了显著降低。与图6对比发现，在尽管2次和3次谐波不受影响的情况下（即未受到其他干扰因素的影响），交错杂散的功率明显下降，并且综合性能指标SFDR提升了大约30 dB（即从原本的57 dBc提升到了87 dBc）。
最后，在图7的基础上进一步优化频谱纯度的方法是通过随机排列通道顺序（如图8所示）。这种随机化处理采用了专利技术，在无需额外引入第五个通道的情况下实现了对四个通道顺序的间歇性扰乱功能。这样一来不仅能够有效改善结果频谱中的常规谐波失真问题而且还能节省相关的功耗开支。

结论