Advertisement

Verilog HDL语言设计一个比较电路

阅读量：
  • 设计一个比较电路，当输入的一位8421BCD码大于4时****，输出为1，否则为0，进行功能仿真，查看仿真结果，将Verilog代码和仿真波形图********整理入实验报告。****

代码****：****

module yanxu12(in,out);

input wire[3:0] in;

output reg out;

always @(in)

begin

if(in>4)

out<=1;

else

out<=0;

end

endmodule

`timescale 1ns/1ns

module test ();

reg[3:0] in;

wire out;

yanxu12 U(in,out);

initial

begin

#10 in[3:0]=4'b1000;

#10 in[3:0]=4'b0000;

#10 in[3:0]=4'b0110;

#10 in[3:0]=4'b0001;

#60 $stop;

end

endmodule

仿真图：

全部评论 (0)

还没有任何评论哟~

相关文章推荐

Verilog HDL语言设计一个比较电路

设计一个比较电路，当输入的一位8421BCD码大于4时，输出为1，否则为0，进行功能仿真，查看仿真结果，将Verilog代码和仿真波形图整理入实验报告。 代码： moduleyanxu12in,out...

Verilog HDL 和 VHDL 的比较

VHDL与Verilog相比，有以下优势：语法比Verilog严谨，通过EDA工具自动语法检查，易排除许多设计中的疏忽。有很好的行为级描述能力和一定的系统级描述能力，而Verilog建模时，行为与系统...

Verilog HDL语言设计4个独立的非门

代码： moduleyanxu11in,out; inputwire[3:0]in; outputreg[3:0]out; always@in begin out[0]=in[0]; out[1]=i...

Verilog HDL实战操作②——组合电路设计

写在前面的小知识： 译码器将代码重新翻译为高/低电平信号。74HC138是3线8线译码器，用于将3位二进制码翻译成8个高/低电平信号，译码器也可以采用行为描述、数据流描述和结构描述等多种方式进行描述。...

Verilog HDL实战操作③——时序电路设计

写在前面的小知识： 74HC160是应用最广泛的时序逻辑器件，分为同步计数器和异步计数器两大类。计数器根据计数容量又可分为二进制、十进制和其它进制计数器，根据计数方式又可分加法、减法和加/减计数器三种...

Verilog HDL语言设计计数器+加法器

完成课本例题4.12，进行综合和仿真（包括功能仿真和时序仿真），查看仿真结果，将Verilog代码和仿真波形图整理入实验报告。 功能文件： moduleshiyan1out,reset,clk; in...

【Verilog HDL数字电路设计】【笔记】组合逻辑电路

组合逻辑电路 组合逻辑电路概述 逻辑功能特点：电路在任何时刻的输出状态只取决于该时刻的输入状态 基本特征： 电路由逻辑门电路组成 输入，输出至今没有反馈延迟电路 不包含记忆性元件 组合逻辑电路分析 组...

【FPGA】分频电路设计（Verilog HDL设计）（良心博文）

目录 前言 分频器分类 偶分频 奇分频 占空比为50%的奇分频 占空比不限定的奇数分频器 前言 虽然在实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即...

数字集成电路设计（一、Verilog HDL数字集成电路设计方法概述）

文章目录 集成电路发展 HDL产生 HDL分类 VerilogHDL的发展 VerilogHDL与VHDL VerilogHDL在数字集成电路设计中的优点 组合逻辑电路原理图设计和Verilog硬件描...

【【Verilog典型电路设计之CORDIC算法的Verilog HDL 实现】】

Verilog典型电路设计之CORDIC算法的VerilogHDL实现 典型电路设计之CORDIC算法的VerilogHDL实现 坐标旋转数字计算机CORDICCoordinateRotationDi...