Schmitt Trigger本质就是一个带迟滞的比较器

这一章介绍了几种实用的CMOS电路模块：Schmitt trigger用于去除信号噪声并产生干净脉冲；multivibrator包括振荡器和单拍器；input buffer用于提升输入电阻；charge pump则用于生成高电压。具体来说：
Schmitt trigger：通过迟滞比较器实现去抖动信号的功能。
Multivibrator：

• Oscillator：利用RC充放电产生振荡信号。
• Monostable（单拍器）：在被触发后输出固定时间脉冲。
  Input Buffer：通过自偏置结构提升输入电阻，并可连接参考电压以优化性能。
  Charge Pump（电压发生器）：
• 使用MOS电容器结构实现高电压生成。
• 可通过Dickson乘法Charge pump进一步提高输出电压。
  这些模块在数字电路和电源设计中具有广泛应用价值。

Chapter 18 Special Purpose CMOS Circuits

[

](https://www.zhihu.com/people/shen-gao-89-69)

甚高

24 人赞同了该文章

Chapter 18 Special Purpose CMOS Circuits

本章主要讲述一些实用的电路设计。施密特触发器对输入信号中的噪声具有一定的鲁棒性，在输出端能够生成干净的脉冲波形。接着讨论多谐振器（multivibrator），它包含两种基本工作状态：单稳态（monostable）和双稳态（astable）。输入缓冲器设计在数字电路中起到关键作用，确保信号传输过程中的稳定性。最后部分专门讨论集成电路上的振荡器设计（on-chip generator），其中最为经典的是电荷泵（charge pump）技术。

The Schmitt Trigger

从本质上讲，Schmitt Trigger的核心机制是一个带有滞后特性的比较器。在分析输入信号的变化时，设计者通常会预先施加一定的滞后特性。

经典六管Schmitt Trigger

分析:

假设输入为Low, 输出=VDD, M1, M2 off, Vx=VDD- Vthn (接近4V).

当Vin < M1 threshold时, Vx 仍然为 VDD- Vthn

当Trip Point触发时：首先将M2送入通电状态；随后Output值开始降低；这直接引发了M3的关闭；从而进一步加剧了Vx的急剧下降。

���=����=��ℎ�2+��

对于电流: M1和M3流过的电流一样, IM1=IM3

�12(����−����)2=�32(���−��−����3)2�1�3=�1�3�1�3=���−��������−����

上式可以计算Vin high switching point点

For M2 design rule, 因为M2用作Switch

�2>�1 or �3

相似的考虑Vin lower switching point, trip point即M4 on, IM5=IM6

���=����=��−��ℎ4

得到

�5�6=�5�6�5�6=�������−����−����

通过上述公式可求得M1M3 M5M6的宽长比

Switching Characteristic

propagation delay:

����=0.7(��1+��2)�����

Application of Schmtt Trigger

1, 用于clean up an interconnect signal, 防止输出来回震荡

2, Oscillator

Cap电压作为Schmtt在Vsph和Vspl之间反复跳转, 经过RC充放电

RC放电: Vc从VSPH放电到VSPL

��=�����−�/���1=��⋅����������

RC充电: Vc从VSPL充电到VSPH

��=����+(���−����)(1−�−�/��)�2=��⋅�����−�������−����

Oscillator频率

����=1�1+�2

另外一种Oscillator

M2和M3作为Switch, M4电流ID4, M1电流ID1

电容从VSPL充到VSPH:

�1=�����−������4

电容从VSPH放电到VSPL:

�2=�����−������1

Oscillator频率

����=1�1+�2

Multivibrator Circuits

Multivibrator 也可以称为function generator

The monostable即 one-shot circuit

初始状态时： Vin = 0 ， V_2 = \text{V}_{\text{DD}} ， V_3 = 0 ， V_1 = \text{V}_{\text{DD}} 。当触发信号出现时， Vin 迅速上升，在此过程中将 V_1 设置为零，并导致 V_2 被拖低至零点；同时将 V_3 提升至电源电压水平（\text{V}_{\text{DD}}）。随着时间推移（经过时间常数τ=R×C）， V_2 缓慢回升至\text{V}_{\text{DD}}；最终导致 V_3 下降至零电压水平（GND）。

�2=�0+(�1−�0)[1−�(−�/��))]

假设反相器INV的触发电压为VDD/2, pulse 持续时间t为

�=��⋅��������−���=��⋅��(2)=0.7��

当V1升高时, V2会被抬高至VDD加半数电源电压. 外围ESD电路可能会将V2电压限制在高于正常工作电压的0.7伏特水平. 在恢复至正常工作电压VDD的过程中, 需要一定的时间间隔, 在此期间禁止重新触发机制

Input Buffer

Self-biased Buffer

The circuit element M3 is configured as a diode connection. Consequently, due to this configuration, M1 exhibits lower gain compared to other components in the circuit. For M2, which has higher gain, using the input designated for V_in (Vin) is advisable. Furthermore, it is generally advisable to connect the reference voltage source to the Vinm input terminal for optimal performance.

Peak Detector

当Vin 接近 Vpeak, MOSFET starts to shut off. 因此电容输出为Vpeak

这个电路可以Find the minimum and maximum of input signal

Reduce Buffer Input Resistance

A threshold voltage near the supply restricts the input swing.

Charge Pump (Voltage Generator)

我们认识到：M1和M2的行为类似于二极管。当DAC处于高电位（DAC=+5 V）时，在开关管S4导通状态下完成一次充放电周期；在开关管S4截止状态下完成另一个充放电周期。DAC输出波形幅度过高会导致系统产生过冲现象；DAC输出波形幅度过低则会导致系统出现欠冲现象；为了保证系统的稳定运行必须严格控制DAC输出波形的幅值和占空比参数；通过合理的调节DAC输出波形幅值和占空比参数可以有效改善系统性能并减少工作误差；通过实验发现采用此方法能够获得较为理想的实验结果

Negative Voltage

下管将C₁右侧电位钳制至最大值设为VR。
在饱和状态下：

• C₁两端建立了一个电位差；
• 反向偏置二极管导通后，在反向偏置状态下工作：
  • 此时电路处于饱和状态时的情况：
    • C₁两端的电位差被设置为VR；
    • 其反向偏置二极管导通后，在反向偏置状态下工作。
      当反向偏置二极管断开时：
• 流过工作电源VR的工作电流导致流经反向二极管电流减少；
• 其两端电位差降低至(V_th - VR)。
  相应地，
• 输出电位差也降低至(2×VR - VR)= VR。

Using MOSFET for the Capacitors

对于 MOS Cap 的关键在于确保 V_{gs} > V_{th} 在任何工作条件下成立。而 C1 作为 MOS CAP 的一部分，则能够实现这一目标。

Increase the Output Voltage

A = 0, C=VDD-Vth, B=VDD

A=VDD, C=2VDD-Vth, 导致 M6 and M5 on, D=VDD, E=VDD.

因此当B=VDD时, D=E=2VDD, Vout=2VDD-Vth. 比之前2VDD-2Vth, 高一个Vth

Generating Higher Voltage: The Dickson Charge Pump

当CLK=0, A=VDD-Vth. 当CLK=VDD, A=2*VDD-Vth, M2 on, B charges to 2VDD-2Vth

当CLK=0, CLK_BAR=VDD, B charges to 3VDD-2Vth.

The output of the multiplier is (N+1)(VDD-Vth)

Clock Driver with a Pumped Output Voltage

A and B charge to VDD and 2VDD

观察到M1的小尺寸与M2的大尺寸形成了对比；同时发现A具有较小的电容值而B则具有较大的电容值；主要原因是A负责开启M2这一功能而B则承担着向负载供电的责任。

NMOS Clock Driver

对于没有N-well的情况 (也就是没有PMOS). 只用NMOS做Inverter

Md做为diode, 确保Mpu gate不低于 Vdd-Vth

Mpd的宽长比为Mpu的4倍, 所以Output能close to ground

MC芯片作为寄存器和MD二极管被用来初始化Mpu的锁存器从而使得输出端能够达到VDD总电压

为了避免Mpu和Mpd同时 on造成功耗损失, 可用下图结构

Example

在数字电路设计中存在一种主要用途即连接substrate至负电压水平这一设计特点尤其适用于动态随机访问存储器DRAM系统中。其优势如下所述：

1. 确保NMOS管的阈值电压升高；
2. 提高电源上电后latch-up免疫力；
3. 有效避免n+和p-型衬底导电；
4. 保证输入端可变为负极并不会导致P-N结导通；
5. 防止substrate电位高于ground平面；
6. 降低n+与p-型衬底之间的耗尽层电容；
7. 有效降低衬底substrate漏电流水平

可用下图电路, 注意substrate本身就是一个大电容, 所以不需要cap了

判断substrate电压, 可用下图比较器

VBB+2Vsg=Vref, 只有当VBB高于负值, Enable才为高, 开启charge pump

该图展示了更为简洁但精度稍逊的一种调节器实现方式。随后引入了具有Hysteresis特征的比较器电路，其阈值设定为Vth。

因此Vbb大约被regulate在 -Vth with body effect

发布于 2023-07-09 15:56・IP 属地上海

芯片（集成电路）

模拟电路

模拟IC设计